退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:用于FpGa功耗降低的时钟门控架构
Safeen Huda; Muntasir Mallick; Jason H. Anderson;
机译:具有门控时钟控制功能的低功耗CPU的FPGA原型
机译:具有门控时钟控制的低功耗CPU的FPGA原型设计
机译:使用能量恢复和时钟门控技术降低时钟树的功耗
机译:时钟门控和时钟使能,可降低FPGA功耗
机译:架构和编译器支持使用微处理器中的电源门控来减少泄漏
机译:基于超低功耗智能设备的尖峰驱动时钟和功率的始终如一的亚微型尖峰神经网络
机译:一种可配置架构,用于限制动态控制功率门控FpGa中的唤醒电流
机译:普遍采用时钟门控处理器内核的基于架构级别吞吐量的功率建模方法和装置
机译:普遍采用时钟门控处理器内核的基于架构水平吞吐量的功率建模方法和装置
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。